シャドウページテーブルと拡張ページテーブルを 1 つの記事で理解する

[[429331]]

私はcloud3です。少し前に、仮想マシンにメモリの問題が発生しました。今日は、MMU 仮想化とも呼ばれるメモリ仮想化について紹介したいと思います。

Intel の 80386 が保護モードを導入した後、メモリ空間が仮想アドレス空間と物理アドレス空間に分割されたことは知られています。その後、仮想アドレスを MMU に送信するためのページテーブルメカニズムが導入されました。 MMU が TLB を見つけられない場合は、ページテーブルを順番に検索することで、対応する物理アドレスを見つけることができます。

(MMU の原理については、まず私の記事「図解 MMU」をお読みください)

仮想化技術の導入により、メモリアドレス空間が複雑になり、クライアント（Guest）とホスト（Host）がそれぞれ独自のアドレス空間を持つようになりました。 GuestOS 自体には仮想アドレスと物理アドレスがあります。 HostOS には仮想マシンアドレスと物理アドレスもあります。では、仮想マシンはどのようにして物理マシン上の物理アドレスにアクセスするのでしょうか?これが、本日説明するメモリ仮想化テクノロジーです。

まず、いくつかの概念に印を付けます。

HPA：ホスト物理アドレス
HVA: ホスト仮想アドレス
GPA:ゲストの住所
GVA: ゲスト仮想アドレス
PDBR: ページディレクトリテーブル物理ベースアドレスレジスタ (X86 では CR3 と呼ばれます)
EPT: 拡張ページテーブル

ptr: ページテーブルを指すレジスタを記述するために使用されます

1. メモリ仮想化によって解決される問題

メモリ仮想化の実際の実装は MMU 仮想化であり、GVA -> GPA -> HVA -> HPA を実現する必要がありますが、従来の MMU では VA -> PA の変換しか実現できません。したがって、仮想化シナリオでは、解決すべき問題は、仮想マシン内のプロセスが物理マシン上のメモリにどのようにアクセスするか、つまり GVA -> HPA マッピング問題です。

ハードウェア支援によるメモリ仮想化が登場する前は、このプロセスはソフトウェア、つまり VMM を通じて実装されていました。最も一般的な実装方法は、シャドウページテーブルテクノロジです。

2. シャドウページテーブル

（シャドウページテーブル）

シャドウページテーブルは、1 つの文で説明できます。VMM は、ゲストとホストのページテーブルをシャドウページテーブルと呼ばれる 1 つのページテーブルにマージして、GVA->HPA マッピングを実装します。

次のように変わります:

シャドウページテーブルでは、GVA -> HPA の変換を実装する必要があります。これを実現するにはどうすればよいでしょうか?いくつかの手順があります:

1. GVA->GPA。 VMM 層のソフトウェアは、ゲストページテーブル自体で使用される物理ページを書き込み禁止に設定します。ゲストが GVA->GPA を実行すると、読み取り専用となり、VM が終了して VMM にトラップされます。 (VM 終了プロセスについては、CPU 仮想化の説明時に詳しく説明します)。

2. GPA -> HVA、このプロセスは VMM ソフトウェアによって実装されており、一般的な malloc なので簡単に理解できます。

3. HVA->HPA、このプロセスは、物理 MMU を使用して VMM プロセスの仮想メモリを物理メモリに変換する既知のプロセスです。

4. GVA から HPA へのマッピング関係を、シャドウページテーブルであるページテーブルに記録します。

仮想マシンページテーブルとシャドウページテーブルは、ハッシュテーブルを通じて関連付けられます (もちろん、関連付けには他の方法もあります)。クライアントオペレーティングシステムが現在のプロセスのページテーブルのベースアドレスを PDBR にロードすると、VMM はこの特権命令をインターセプトし、プロセスのシャドウページテーブルのベースアドレスをクライアント PDBR にロードします。これにより、クライアントが操作を再開すると、PDBR は実際にはプロセスに対応するシャドウページテーブルを指します。このようにして、シャドウページテーブルを通じて実際のメモリアクセスを実現できます。

シャドウページテーブルの実装は非常に複雑であり、各ゲスト内の各プロセスのゲスト PT に対して対応するシャドウ PT を維持する必要があります。ページフォールトと VM 終了の数も CPU の負担を増加させます。効率を向上させるために、さまざまな CPU メーカーがハードウェア支援の MMU 仮想化テクノロジを導入しています。

3. 拡張ページテーブルテクノロジー/EPT

ネストされたページテーブルテクノロジー/NPT

Intel の Nehalem アーキテクチャから、EPT (Extended Page Tables) が CPU 機能として CPU ハードウェアに追加されました。 AMD は、Nested Page Tables (NPT) と呼ばれる同様のテクノロジーも提供しています。

EPTP レジスタは、EPT ページテーブルベースアドレスを指すためにハードウェアレベルで導入されます。ゲストが実行中の場合、ゲストページテーブルは PDBR にロードされ、EPT ページテーブルは専用の EPT ページテーブルポインターレジスタ EPTP にロードされます。

GVA -> GPA の変換は元のページテーブルを参照することによって完了しますが、GPA -> HPA の変換は EPT を参照することによって実行されます。各ゲスト VM には、VMM によって管理される EPT があります。

具体的なプロセス

ゲスト内のプロセスが GVA にアクセスすると、CPU は最初に PDBR レジスタを使用してページディレクトリを検索します。ただし、PDBR に格納されているアドレスは GPA であるため、EPT で GPA -> HPA 変換を実行する必要があります。この変換プロセスは、物理 MMU のワークフローと同じです。

ページディレクトリの HPA ベースアドレスを見つけた後、GVA のディレクトリオフセットセグメントを通じてページテーブルの VGA を見つけます。次に、このページテーブル VGA は EPT に移動して GPA -> HPA 変換を実行し、ページテーブル VGA の HPA を見つけます。

上記のプロセスを繰り返し、ページテーブルの各レベルを順番に検索し、最終的に GVA に対応する HPA を取得します。 3 レベルまたは 4 レベルのページテーブルの場合も、同じ原則が適用されます。

ページフォールト処理

上記のテーブル検索プロセスは、どこにでもヒットする最も理想的な状況ですが、ページフォールトが発生した場合はどうすればよいでしょうか。

ゲストのページテーブルにヒットがない場合、ゲスト OS によって直接処理され、vm-exit は発生しません。 EPT にヒットがない場合、EPT 違反例外が生成されます。これは、ホストの VMM レイヤーのページフォールトです。 VM 終了は必要なく、ホストのページフォールトに応じて処理するだけで済みます。したがって、EPT/NPT MMU は、GVA -> GPA 変換と GPA -> HPA 変換間の依存関係を切り離します。さらに、VM に必要な EPT ページテーブルのセットは 1 つだけなので、メモリのオーバーヘッドが削減され、メンテナンスが容易になります。