マルチコアCPUでの検証パフォーマンスを最適化 Synopsys VCSマルチコアテクノロジにより検証速度が2倍に向上

北京、2009 年 4 月 7 日 - 半導体設計および製造向けソフトウェアおよび知的財産 (IP) の大手グローバル サプライヤである Synopsys, Inc. (Nasdaq: SNPS) は本日、同時にリリースされた Synopsys Discovery™ 検証プラットフォームの主要コンポーネントである VCS® 機能検証ソリューションにマルチコア テクノロジを採用したことを発表しました。 VCS マルチコア テクノロジーは、マルチコア CPU の処理能力を活用して検証パフォーマンスを 2 倍に向上させます。この新技術は、時間のかかる計算処理を複数のコアに動的に割り当てることでチップ検証のボトルネックを打破し、検証速度を向上させます。 VCS マルチコア テクノロジーは、並列コンピューティング テクノロジーと業界をリードするネイティブ テストベンチ (NTB) コンパイラーを組み合わせて、大規模な設計検証作業のパフォーマンス要件を満たします。このパフォーマンスの向上により、検証チームは、ますます複雑化する設計で直面する検証の課題に適切に対処し、初回のテープアウトを成功させることができます。

「当社は、VCS の革新的な最適化の恩恵を受け続けています」と、AMD の検証センター オブ エクセレンスのディレクターであるポール トービン氏は述べています。 「当社のエンジニアが設計にさらに多くのコアを統合し、パフォーマンス、電力、仮想化の最適なバランスを見つけるにつれて、当社の検証チームは、VCS マルチコア テクノロジの高速検証機能を利用して、クアッドコア AMD Opteron プロセッサ ベースのサーバー上でこれらの複雑な設計を検証します。」

並列処理の適用と設計

SystemVerilog を使用すると、設計者は制約付きランダム テストベンチ、アサーション、カバレッジ分析などのより高度な設計手法を活用できます。 Synopsys は NTB 最適化の取り組みをリードしており、上記のテクノロジをネイティブにコンパイルすることで、シングルコア チップでパフォーマンスを 5 倍向上できます。 VCS ソリューションは、最新のマルチコア テクノロジを使用して、マルチコア CPU に NTB 最適化を適用し、検証環境全体を並列処理してパフォーマンスを最大化します。これには、テストベンチ、アサーション、カバレッジ、デバッグなどの検証アプリケーションだけでなく、テスト対象の設計 (DUT) も含まれます。設計レベルの並列処理 (DLP) により、ユーザーはコアの複数のインスタンス、大規模な設計の複数の部分、またはその両方の組み合わせを同時にシミュレートできます。アプリケーション レベルの並列処理 (ALP) により、設計者はテストベンチ、アサーション、カバレッジ、デバッグ機能を複数のコアで同時に実行できます。 DLP と ALP を組み合わせることで、マルチコア CPU 上の VCS パフォーマンスが最適化されます。

「シノプシスは、パフォーマンスの向上を促進する革新的な最適化技術の開発に注力しています」と、シノプシスの検証グループ担当上級副社長兼ゼネラルマネージャーであるマノジ・ガンディー氏は語っています。 「VCS マルチコア テクノロジーは、当社の成功した Roadrunner、Radiant、および Native Testbench 最適化テクノロジーを基盤として、急速に高まる最新の検証ワークロードの需要に対応します。この新しいテクノロジーは、Synopsys がマルチコア コンピューティング プラットフォームにさらなる革新をもたらすための強固な基盤を提供します。」

リスト

VCS 機能検証ソリューションのマルチコア テクノロジは現在ベータ段階に入っており、2009 年第 3 四半期に製品バージョンに移行する予定です。